Examen EIPC : Ultra

Temps de lecture (mots)

Cela fait un petit moment que je n'ai pas eu l'occasion de revoir un webinaire sur l'instantané technique EIPC. Cette excellente série a commencé en octobre 2020 lorsque notre industrie a été assiégée par la pandémie de COVID-19. Il s'est poursuivi avec succès à mesure que les restrictions ont été levées et fournit un canal efficace pour le partage efficace des connaissances pertinentes qui complète les conférences en direct traditionnelles. Le 20e de la série, en décembre 2022, portait sur les problèmes environnementaux ayant un impact sur l'industrie électronique. Début février, EIPC a tenu sa conférence d'hiver en direct à Lyon et maintenant, à la demande générale, le 21e instantané technique occupe une place avant la conférence d'été prévue à la mi-juin à Munich.

Le webinaire du 3 mai a été présenté et animé par la directrice technique de l'EIPC, Tarja Rapala-Virtanen. Son premier présentateur était John Johnson, directeur du développement commercial chez American Standard Circuits, avec une histoire de cas détaillée de la réalisation réussie par ASC d'interconnexions à ultra-haute densité.

Passant en revue les changements survenus sur le marché mondial de l'électronique, Johnson a fait remarquer que la situation géopolitique mondiale a déplacé l'attention vers l'Occident pour les PCB critiques et les substrats de boîtiers, bien que la capacité de la plupart des fabricants nord-américains soit limitée à la technologie linéaire et spatiale de 75 microns obtenue par traitement soustractif. Il existe une demande croissante pour des solutions d'interconnexion ultra-haute densité, mais la plupart de l'industrie n'est pas préparée au changement révolutionnaire que cela nécessitera.

American Standard Circuits a envisagé plusieurs options avant d'établir sa capacité ultra-haute densité. La société pensait que le traitement semi-additif modifié (m-SAP) utilisant un stratifié à feuille mince serait à forte intensité de capital, avec des risques de perte de rendement et une limite pratique d'interligne d'environ 25 à 30 microns. Ils considéraient la technologie de mise en plaque additive comme une option moins gourmande en capital qui serait facilement adaptée à moins de 25 microns et fournirait ainsi une voie significative vers des interconnexions et des substrats d'emballage à ultra-haute densité. Par conséquent, ils ont autorisé le procédé exclusif A-SAP proposé par Averatek, dont le composant clé est une « encre métallique liquide » à base de solvant qui dépose une couche de catalyseur très fine mais très dense. Cela permet un dépôt de cuivre autocatalytique cohérent à des épaisseurs aussi faibles que 0,1 micron, avec une bonne adhérence au substrat, qui peut être utilisé comme base pour la galvanoplastie du motif de cuivre et ensuite gravé par flash sans besoin de résistance à la gravure et d'attaque minimale de la paroi latérale sur le motif conducteur. Des géométries de conducteur très fines peuvent être obtenues.

Johnson a utilisé des exemples graphiques pour démontrer les améliorations de densité de circuit qui peuvent être réalisées lorsque les dimensions de l'espacement des lignes sont réduites. Par rapport à la technologie typique de 75 microns, 25 microns se traduirait par une augmentation de 9 fois et 12,5 microns par 36 fois. Pour la plupart, l'équipement et les processus existants d'American Standard Circuits leur donnent une capacité de 20 microns. Leur objectif est d'étendre cela à 10 microns en 12 mois, pour lesquels ils ont besoin d'installations d'imagerie et d'inspection optique améliorées.

Il a résumé la séquence du processus : substrat non revêtu, suivi d'un revêtement avec de l'encre métallique liquide, dépôt de cuivre autocatalytique, application d'un photorésist, exposition et développement d'une image, galvanoplastie du cuivre, décapage du photorésist et gravure flash.

Ses exemples de microsection ont montré la géométrie de conducteurs à rapport d'aspect élevé de 11 microns avant et après la gravure flash, indiquant des parois latérales verticales et une perte de largeur négligeable. Ces caractéristiques offrent des avantages en termes de perte d'insertion réduite et d'amélioration du couplage inductif et capacitif des lignes différentielles. Il a fait référence aux travaux publiés par Eric Bogatin sur le sujet.

Johnson a expliqué que la technologie A-SAP permet l'utilisation de diélectriques très fins et est compatible avec une large gamme de substrats ultra-rapides et à faible perte, même ceux qui sont difficiles à fabriquer en tant que matériaux recouverts de cuivre à feuille ultra-mince pour les applications m-SAP. Des résistances au pelage élevées sont constamment obtenues avec le traitement A-SAP, même sur le PTFE. Il a donné des exemples de modèles de démonstration à haute densité dans des constructions multicouches et a commenté que le processus tend à éliminer les contraintes des couches individuelles, ce qui profite à l'enregistrement couche à couche. D'autres exemples ont montré des vias remplis de cuivre de 4 mil de diamètre sur des couches de 4 mil d'épaisseur, et un projet en cours chez American Standard Circuits présente des lignes et des espaces au niveau de 20 microns.

Tarja Rapala-Virtanen a remercié Johnson d'avoir partagé certains secrets des circuits imprimés haute densité ultra-fins avant de présenter John Andresakis, directeur du développement commercial chez Quantic Ohmega, qui a fait une présentation intitulée "Thin Film Resistor Materials for High Performance Electronics".

Andresakis, bien connu comme un expert de premier plan dans les composants passifs embarqués, a commencé par expliquer la structure et l'histoire du groupe Quantic Electronics, dont Quantic Ohmega est une division spécialisée avec plus de 50 ans d'expérience en tant qu'innovateur de résistances embarquées. Il a décrit comment les matériaux résistifs à couches minces peuvent être appliqués dans des applications de conception à haute fiabilité, non seulement pour remplacer les résistances discrètes à montage en surface en incorporant les résistances dans la carte de circuit imprimé, permettant la miniaturisation, la réduction de poids et l'amélioration de l'intégrité du signal, mais aussi en tant que radiateurs localisés et absorbeurs de micro-ondes.

Il a expliqué que les feuilles résistives sont fabriquées dans un format rouleau à rouleau sous la forme d'une combinaison d'alliage métallique à couche mince/feuille de cuivre connue sous le nom de matériau conducteur-résistance ou RCM. Le RCM peut être laminé sur une large gamme de substrats diélectriques, comme une feuille de cuivre ordinaire mais avec le côté résistif contre le diélectrique, et traité de manière soustractive pour produire des circuits en cuivre et des résistances planes. La couche résistive peut être constituée d'alliages de nickel-phosphore non magnétique déposés par électrolyse ou de nickel-chrome, de nickel-chrome-aluminium-silicium ou d'alliages de monoxyde de chrome-silicium non magnétiques déposés sous vide. Il est disponible dans une large gamme de résistivités de feuille.

La résistivité de la feuille est mesurée en ohms par carré, et Andresakis a pris le temps d'expliquer la terminologie, pourquoi la valeur est sans dimension et comment incorporer diverses valeurs de résistance dans une conception utilisant un seul matériau en spécifiant la surface et le rapport longueur/largeur des composants individuels.

Il a décrit la séquence de processus de fabrication des couches internes avec des résistances à couches minces par photoimagerie en deux étapes et gravure soustractive en deux ou trois étapes, selon le matériau résistif. Après avoir défini l'image combinée conducteur-résistance par un traitement photomécanique normal, le cuivre indésirable est gravé avec du chlorure cuivrique, qui éliminera également le nickel-chrome déposé sous vide. D'autres alliages résistifs peuvent nécessiter une étape de gravure supplémentaire à l'aide de sulfate de cuivre. Une fois que le motif combiné conducteur-résistance a été entièrement défini, la résine photosensible de premier étage est retirée et le processus photomécanique répété pour définir les zones de conducteur en cuivre à retirer pour révéler l'image de résistance requise. Une gravure alcaline élimine ensuite le cuivre indésirable sans attaquer le film résistif, suivi d'un décapage final de la résine photosensible.

Andresakis a mentionné que des calculateurs de résistance et des directives de conception sont disponibles, ainsi que des paramètres de simulation complets à utiliser dans les outils de modélisation, des valeurs caractéristiques pour les changements de valeur ohmique après un laminage à haute température, des puissances nominales et des tolérances. Il a résumé les avantages en termes de performances de la feuille de résistance à couche mince : capacité et inductance parasites réduites par rapport aux composants à montage en surface, transitions métal-métal réduites associées aux résistances à puce et moins de vias sur les réseaux critiques, ce qui permet d'améliorer les propriétés électriques et de libérer de l'espace disponible.

Les domaines de développement actuels comprennent les feuilles de support de 3 et 5 microns et le cuivre à profil bas. La technologie des feuilles de résistance à couches minces est utilisée avec des films de construction pour des applications dans le conditionnement de puces et les interposeurs. Une application avancée importante est dans les microphones MEMs pour téléphones intelligents. La capacité des matériaux résistifs à couches minces à absorber les ondes électromagnétiques offre de nombreuses possibilités d'applications dans les systèmes radar. Ils peuvent également être utilisés dans la fabrication de cartes résistives, de surfaces à haute impédance et de surfaces sélectives en fréquence, avec une excellente fiabilité à long terme pour les applications critiques. Quantic Ohmega s'est associé aux principaux équipementiers pour comprendre les tendances du marché et les besoins techniques. "C'est vraiment à l'imagination des designers de savoir comment utiliser ces matériaux", a-t-il déclaré.

Après avoir animé une session de questions-réponses animée, Rapala-Virtanen a conclu les débats et remercié tous ceux qui avaient pris part à un autre excellent événement d'instantané technique. Elle a rappelé aux participants que la conférence d'été de l'EIPC se tiendra à Munich, les 15 et 16 juin. Retrouvez les détails sur eipc.org.