Le Haut

De gauche à droite : Ghani, Mistry, Chau et Bohr d'Intel avec une plaquette de microprocesseurs de 45 nanomètres

Pendant que vous lisez ceci, deux de nos usines les plus avancées ici chez Intel se préparent à la production commerciale des derniers microprocesseurs Core 2, nommés Penryn, qui devraient commencer à sortir des chaînes avant la fin de l'année. Les puces, basées sur notre dernière technologie de processus CMOS 45 nanomètres, auront plus de transistors et fonctionneront plus rapidement et plus froides que les microprocesseurs fabriqués avec la génération précédente de processus 65 nm. Pour les applications de musique, de vidéo et de jeu gourmandes en calcul, les utilisateurs verront une augmentation considérable des performances par rapport aux meilleures puces qu'ils utilisent actuellement.

Un développement bienvenu mais pas une grande nouvelle, n'est-ce pas ? Après tout, la densité des transistors sur les puces double périodiquement, comme le prédit la loi de Moore, depuis plus de 40 ans. Les puces Penryn initiales seront soit des processeurs double cœur avec plus de 400 millions de transistors, soit des processeurs quadricœur avec plus de 800 millions de transistors. On pourrait penser que ces puces ne représentent rien d'autre qu'un énième point de contrôle dans la marche inexorable de la loi de Moore.

Mais vous auriez tort. Les puces n'auraient pas été possibles sans une percée majeure dans la façon dont nous construisons un composant clé des transistors infinitésimaux sur ces puces, appelé la pile de grilles. Le problème fondamental que nous avons dû surmonter était qu'il y a quelques années, nous manquions d'atomes. Littéralement.

Pour rester sur la courbe de la loi de Moore, nous devons réduire de moitié la taille de nos transistors tous les 24 mois environ. La physique dicte que les plus petites parties de ces transistors doivent être diminuées d'un facteur de 0,7. Mais il y a une partie critique du transistor que nous avons constaté que nous ne pouvions plus rétrécir. C'est la fine couche d'isolant en dioxyde de silicium (SiO2) qui isole électriquement la grille du transistor du canal par lequel le courant circule lorsque le transistor est allumé. Cette couche isolante a été amincie et rétrécie à chaque nouvelle génération, environ dix fois depuis le milieu des années 1990 seulement. Deux générations avant Penryn, cette isolation était devenue à peine épaisse de cinq atomes.

Nous ne pouvions pas raser ne serait-ce qu'un dixième de nanomètre de plus – un seul atome de silicium a un diamètre de 0,26 nm. Plus important encore, à une épaisseur de cinq atomes, l'isolation était déjà un problème, gaspillant de l'énergie en laissant pleuvoir des électrons à travers elle. Sans une innovation significative, l'industrie des semi-conducteurs risquait de rencontrer le redoutable "showstopper", le problème insurmontable tant attendu qui met fin à l'ère de la loi de Moore des gains de performances exponentiels périodiques dans les mémoires, les microprocesseurs et autres puces - et les très bons moments qui l'ont accompagné.

La solution à cette dernière crise consistait à épaissir l'isolant avec plus d'atomes, mais d'un type différent, pour lui donner de meilleures propriétés électriques. Ce nouvel isolant fonctionne assez bien pour arrêter la grêle d'électrons qui aspire l'énergie et qui a tourmenté les puces avancées au cours des quatre dernières années. Si la loi de Moore s'effondre dans un avenir prévisible, ce ne sera pas à cause d'une isolation inadéquate du portail. Le cofondateur d'Intel, Gordon Moore, célèbre pour la loi de Moore, a qualifié les modifications que nous avons apportées lors de l'introduction de cette dernière génération de puces de "plus grand changement dans la technologie des transistors" depuis la fin des années 1960.

Aussi difficile qu'ait été de trouver le nouvel isolant, ce n'était que la moitié de la bataille. Le but de l'isolant est de séparer la grille en silicium du transistor du reste de l'appareil. Le problème est qu'une grille en silicium ne fonctionnait pas avec le nouveau matériau isolant. Les transistors initiaux fabriqués avec eux fonctionnaient moins bien que les transistors plus anciens. La réponse a été d'ajouter encore un autre nouveau matériau au mélange, en remplaçant la porte en silicium par une en métal.

Cela peut ne pas sembler si important de changer les matériaux utilisés dans un transistor, mais ça l'était. L'industrie a traversé un bouleversement majeur il y a plusieurs années lorsqu'elle est passée des interconnexions en aluminium aux interconnexions en cuivre et, en même temps, du revêtement SiO2 pour ces interconnexions à des diélectriques "low-k" chimiquement similaires. Et ces changements n'avaient rien à voir avec le transistor lui-même. Un changement fondamental dans la composition du transistor est pratiquement inouï. La combinaison de la porte et de l'isolant, la pile de porte, n'a pas changé de manière significative depuis que Moore, Andrew S. Grove et d'autres l'ont décrite dans ce magazine en octobre 1969 !

Ainsi, lorsque vous démarrez votre prochaine machine et que vous êtes surpris par la rapidité avec laquelle il déchire certains codages vidéo, rappelez-vous : il y a plus de nouveautés sous son capot que dans n'importe quel ordinateur que vous ayez jamais possédé.

L'histoire de la façon dont nous et nos collègues avons résolu le problème de l'isolation de la porte peut sembler ésotérique, et d'une manière littérale, elle l'est. Mais il est également emblématique de la façon dont la loi de Moore, le paradigme déterminant de l'industrie mondiale des semi-conducteurs, est maintenue contre des chances souvent décourageantes par l'application rapide d'énormes ressources intellectuelles et matérielles à des problèmes qui, de plus en plus, obligent les ingénieurs à lutter dans des domaines jusqu'à récemment occupés uniquement par des physiciens.

Le problème, en fin de compte, en est un de pouvoir. À cinq atomes, ce ruban d'isolant SiO2 était si mince qu'il avait commencé à perdre ses propriétés isolantes. À partir de la génération de puces fabriquées en 2001, les électrons avaient commencé à s'infiltrer. Dans les processeurs fabriqués à peine deux ans plus tard, ce filet est devenu environ 100 fois plus intense.

Tout ce courant était une perte d'énergie et une source de chaleur indésirable. Les ordinateurs portables chauffaient trop et déchargeaient leurs batteries trop rapidement. Les serveurs augmentaient les factures d'électricité de leurs propriétaires et taxaient leurs climatiseurs. Avant même que nous manquions d'atomes, les concepteurs avaient imaginé quelques astuces pour réduire la puissance sans perdre de vitesse. Mais sans un moyen d'arrêter le flux indésirable d'électrons à travers ce ruban d'isolation, la bataille pour fabriquer des processeurs toujours plus puissants serait bientôt perdue.

Pour comprendre pourquoi, vous avez besoin d'une leçon rapide (ou d'un rappel) sur les bases des semi-conducteurs. Le type de transistor qui est enchaîné par centaines de millions pour constituer les microprocesseurs, mémoires et autres puces d'aujourd'hui est appelé transistor à effet de champ métal-oxyde-semi-conducteur, ou MOSFET. En gros, c'est un interrupteur. Une tension sur une borne, connue sous le nom de grille, active ou désactive un flux de courant entre les deux autres bornes, la source et le drain [voir illustration, "Le transistor"].

Les MOSFET sont disponibles en deux variétés : N (pour le type n) MOS et P (pour le type p) MOS. La différence réside dans la composition chimique de la source, du drain et de la grille. Les circuits intégrés contiennent à la fois des transistors NMOS et PMOS. Les transistors sont formés sur des tranches de silicium monocristallin ; la source et le drain sont construits en dopant le silicium avec des impuretés telles que l'arsenic, le phosphore ou le bore. Le dopage au bore ajoute des porteurs de charge positifs, appelés trous, au cristal de silicium, le rendant de type p, tandis que le dopage à l'arsenic ou au phosphore ajoute des électrons, le rendant de type n.

En prenant un transistor NMOS comme exemple, les régions peu profondes de source et de drain sont en silicium de type n fortement dopé. Entre eux se trouve une région de type p légèrement dopée, appelée le canal du transistor, où le courant circule. Au-dessus du canal se trouve cette fine couche d'isolant SiO2, généralement appelée oxyde de grille, qui est à l'origine des derniers maux de tête technologiques de l'industrie des puces.

Au-dessus de cette couche d'oxyde se trouve l'électrode de grille, qui est constituée de silicium partiellement ordonné ou polycristallin. Dans le cas d'un dispositif NMOS, il est également de type n. (Les portes en silicium ont remplacé les portes en aluminium - le métal dans le "semi-conducteur à oxyde métallique" - dans les travaux décrits dans l'article IEEE Spectrum de 1969. Mais l'acronyme "MOS" a néanmoins survécu.)

Le transistor NMOS fonctionne comme ceci : une tension positive sur la grille crée un champ électrique à travers la couche d'oxyde. Le champ électrique repousse les trous et attire les électrons pour former un canal conducteur d'électrons entre la source et le drain.

Un transistor PMOS n'est que le complément du NMOS. La source et le drain sont de type p ; le canal, de type n ; et la porte, de type p. Cela fonctionne également dans le sens inverse: une tension positive sur la grille (mesurée entre la grille et la source) coupe le flux de courant.

Dans les dispositifs logiques, les transistors PMOS et NMOS sont agencés de manière à ce que leurs actions se complètent, d'où le terme CMOS pour complémentaire métal-oxyde semi-conducteur. L'agencement des circuits CMOS est tel qu'ils sont conçus pour être alimentés uniquement lorsque les transistors s'allument ou s'éteignent. C'est l'idée, en tout cas.

Bien que les caractéristiques de base et les matériaux du transistor MOS soient restés à peu près les mêmes depuis la fin des années 1960, les dimensions ont considérablement augmenté. Les dimensions minimales de disposition du transistor étaient d'environ 10 micromètres il y a 40 ans, et sont inférieures à 50 nm maintenant, plus petites d'un facteur de plus de 200. Supposons qu'un transistor des années 1960 était aussi grand qu'une maison de trois chambres et qu'il a rétréci du même facteur. Vous pourriez tenir la maison dans la paume de votre main aujourd'hui.

Dans les processeurs Penryn que nous avons récemment commencé à fabriquer, la plupart des caractéristiques de leurs transistors mesurent environ 45 nm, bien que l'un soit aussi petit que 35 nm. C'est le premier microprocesseur commercial à avoir des fonctionnalités aussi petites ; tous les autres microprocesseurs haut de gamme en production au moment de la rédaction de cet article ont des fonctionnalités de 65 nm. En d'autres termes, Penryn est le premier microprocesseur de la génération 45 nm. Bien d'autres suivront bientôt.

L'épaisseur de l'isolant SiO2 sur la grille du transistor est passée d'environ 100 nm à 1,2 nm sur les microprocesseurs de pointe. La vitesse à laquelle l'épaisseur a diminué est restée stable pendant des années, mais a commencé à ralentir à la génération 90 nm, qui est entrée en production en 2003. C'est alors que l'oxyde a atteint sa limite de cinq atomes. L'épaisseur de l'isolant n'a pas diminué davantage, passant de la génération 90 nm à la génération 65 nm encore courante aujourd'hui.

La raison pour laquelle l'oxyde de grille n'a pas été rétréci davantage est qu'il a commencé à fuir [voir l'illustration, "Running Out of Atoms"]. Cette fuite provient d'effets quantiques. À 1,2 nm, la nature quantique des particules commence à jouer un grand rôle. Nous avons l'habitude de penser aux électrons en termes de physique classique, et nous aimons imaginer un électron comme une boule et l'isolant comme une colline haute et étroite. La hauteur de la colline représente la quantité d'énergie dont vous auriez besoin pour fournir l'électron pour le faire passer de l'autre côté. Donnez-lui une poussée suffisante et, bien sûr, vous pourriez le faire passer par-dessus la colline, brisant l'isolation dans le processus.

Mais lorsque la colline (la couche d'oxyde) est si étroite que vous comptez des atomes individuels d'épaisseur, l'électron ressemble moins à une boule qu'à une vague. Plus précisément, c'est une onde qui définit la probabilité de trouver l'électron à un endroit particulier. Le problème est que la vague est en fait plus large que la colline, s'étendant jusqu'à l'autre côté et au-delà. Cela signifie qu'il existe une probabilité distincte qu'un électron qui devrait être du côté de la grille de l'oxyde puisse simplement apparaître du côté du canal, après avoir "tunnelisé" à travers la barrière d'énergie posée par l'isolation plutôt que de la traverser.

Au milieu des années 1990, chez Intel et d'autres grands fabricants de puces ont reconnu que nous approchions rapidement du jour où nous ne serions plus en mesure de continuer à presser les atomes hors de l'isolant de grille SiO2. Nous avons donc tous lancé des programmes de recherche pour trouver une meilleure solution. L'objectif était d'identifier un matériau diélectrique de grille en remplacement du SiO2 et également de démontrer des prototypes de transistors qui fuyaient moins tout en conduisant beaucoup de courant à travers le canal du transistor. Nous avions besoin d'un isolant de grille suffisamment épais pour empêcher les électrons de le traverser et suffisamment perméable pour laisser passer le champ électrique de la grille dans le canal afin qu'il puisse allumer le transistor. En d'autres termes, le matériau devait être physiquement épais mais électriquement mince.

Le terme technique pour un tel matériau est un diélectrique « high-k » ; k , la constante diélectrique, est un terme qui fait référence à la capacité d'un matériau à concentrer un champ électrique. Avoir une constante diélectrique plus élevée signifie que l'isolant peut fournir une capacité accrue entre deux plaques conductrices - stockant plus de charge - pour la même épaisseur d'isolant. Ou si vous préférez, il peut fournir la même capacité avec un isolant plus épais [voir l'illustration, "La voie High-k"]. SiO2 a généralement un ak d'environ 4, tandis que l'air et le vide ont des valeurs d'environ 1. La valeur k est liée à la mesure dans laquelle un matériau peut être polarisé. Lorsqu'elles sont placées dans un champ électrique, les charges des atomes ou des molécules d'un diélectrique se réorientent dans la direction du champ. Ces charges internes sont plus réactives dans les diélectriques à k élevé que dans les diélectriques à k faible.

Incidemment, en 2000, les principales entreprises de semi-conducteurs ont commencé à changer le matériau utilisé pour isoler les fils métalliques qui relient les transistors les uns aux autres, passant de SiO2 à des diélectriques à faible k. Dans le cas des interconnexions, vous ne voulez pas que le champ électrique d'un fil soit ressenti dans d'autres fils à proximité, car il crée un condensateur entre les fils et peut interférer ou ralentir les signaux sur eux. Un diélectrique à faible k évite le problème.

Nous avons entrepris d'étudier une véritable soupe alphabétique de candidats diélectriques à k élevé, notamment l'oxyde d'aluminium (Al2 O3 ), le dioxyde de titane (TiO2 ), le pentoxyde de tantale (Ta2 O5 ), le dioxyde d'hafnium (HfO 2 ), le silicate d'hafnium (HfSiO4 ), l'oxyde de zirconium (ZrO2 ), le silicate de zirconium (ZrSiO4 ) et l'oxyde de lanthane (La2 O3 ). Nous essayions d'identifier des éléments tels que la constante diélectrique du matériau, sa stabilité électrique et sa compatibilité avec le silicium. Pour un délai d'exécution rapide, nous avons expérimenté des structures de condensateurs simples, en construisant un sandwich composé d'électrodes en nitrure de titane, du diélectrique à k élevé et d'une électrode de grille en silicium. Nous les avons ensuite chargées et déchargées encore et encore, en observant à quel point la relation entre la capacité et la tension changeait à chaque cycle.

Mais pendant les deux premières années, tous les diélectriques que nous avons essayés ont mal fonctionné. Nous avons constaté que les charges étaient piégées à l'interface entre l'électrode de grille et le diélectrique. Cette charge accumulée dans le condensateur a modifié le niveau de tension nécessaire pour stocker la même quantité d'énergie dans le condensateur d'un cycle de charge-décharge à l'autre. Vous voulez qu'un transistor fonctionne exactement de la même manière à chaque fois qu'il commute, mais ces structures de porte-pile se sont comportées différemment à chaque fois qu'elles ont été chargées. Les résultats ont été très décourageants, mais finalement notre équipe a obtenu une pause importante.

Il s'est avéré que le problème résidait dans la façon dont nous avons construit le condensateur de test. Pour fabriquer la couche diélectrique, nous utilisions l'une des deux techniques de fabrication de semi-conducteurs différentes : la pulvérisation réactive et le dépôt chimique en phase vapeur d'organo-métallique. Malheureusement, les deux processus produisent des surfaces qui, bien que remarquablement lisses selon la plupart des normes, étaient néanmoins suffisamment inégales pour laisser des espaces et des poches dans lesquels des charges pourraient se coincer.

Nous avions besoin de quelque chose d'encore plus lisse, aussi lisse qu'une seule couche d'atomes, en fait. Nous nous sommes donc tournés vers une technologie appelée dépôt de couche atomique, si nouvelle que ses débuts dans la production de puces CMOS n'interviennent que cette année avec nos nouvelles puces high-k. Le dépôt de couches atomiques vous permet de construire un matériau une couche d'atomes à la fois. Dans ce processus, vous introduisez un gaz qui réagit avec la surface de la plaquette de silicium, laissant tout le substrat recouvert d'une seule couche d'atomes. Puis, comme il n'y a plus de surface avec laquelle réagir, le dépôt s'arrête. Le gaz est évacué de la chambre et remplacé par un second gaz, celui qui réagit chimiquement avec la couche d'atomes qui vient d'être déposée. Elle aussi dépose une couche d'atomes puis s'arrête. Vous pouvez répéter le processus autant de fois que vous le souhaitez, pour produire des matériaux en couches dont l'épaisseur totale est contrôlable jusqu'à la largeur d'un seul atome.

Déposés de cette manière, les diélectriques à k élevé à base d'hafnium et de zirconium que nous avons étudiés ont montré des caractéristiques électriques beaucoup plus stables par rapport à ceux formés par pulvérisation ou vapeurs chimiques. Le problème de la charge piégée semblait avoir été lissé.

Avec deux matériaux candidats identifiés, nous avons commencé à en faire des transistors NMOS et PMOS. Puis vint le hic suivant. Ces transistors, à peu près identiques à nos transistors existants à l'exception du diélectrique différent, avaient quelques problèmes. D'une part, il a fallu plus de tension pour les allumer qu'il n'aurait dû - ce qu'on appelle l'épinglage au niveau de Fermi. D'autre part, une fois les transistors activés, les charges se déplaçaient lentement à travers eux, ce qui ralentissait la vitesse de commutation de l'appareil. Ce problème est connu sous le nom de faible mobilité des porteurs de charge.

Nous n'étions pas les seuls à rencontrer ces problèmes ; à peu près tout le monde avait du mal avec eux aussi. Avec le compte à rebours en cours pour la prochaine génération prédite par la loi de Moore, comprendre pourquoi les transistors diélectriques à k élevé fonctionnaient si mal et trouver une solution est devenu une tâche urgente. En utilisant une combinaison de travaux expérimentaux et de modèles basés sur la physique, nous avons commencé à comprendre ce qui n'allait pas. La source du problème, en fin de compte, se résumait à l'interaction entre l'électrode de grille en polysilicium et les nouveaux diélectriques à k élevé.

Pourquoi il en est ainsi a une explication compliquée. La couche diélectrique est constituée de dipôles - des objets avec un pôle positif et un pôle négatif. C'est l'aspect même qui donne au diélectrique à k élevé une constante diélectrique aussi élevée. Ces dipôles vibrent comme un élastique tendu et entraînent de fortes vibrations dans le réseau cristallin d'un semi-conducteur, appelées phonons [voir illustration, "Bumpy Ride"]. Ces phonons frappent les électrons qui passent, les ralentissant et réduisant la vitesse à laquelle le transistor peut commuter. Mais des études théoriques et des simulations informatiques réalisées par nous et d'autres ont montré une issue. Les simulations ont indiqué que l'influence des vibrations dipolaires sur les électrons du canal peut être éliminée en augmentant considérablement la densité d'électrons dans l'électrode de grille. Une façon d'y parvenir serait de passer d'une grille en polysilicium à une grille en métal. En tant que conducteur, le métal peut contenir des centaines de fois plus d'électrons que le silicium. Des expériences et d'autres simulations informatiques ont confirmé que des grilles métalliques feraient l'affaire, éliminant les phonons et laissant le courant circuler en douceur à travers le canal du transistor.

De plus, la liaison entre le diélectrique à k élevé et la grille métallique serait tellement meilleure que celle entre le diélectrique et la grille en silicium que notre autre problème, l'épinglage au niveau de Fermi, serait également résolu par une grille métallique.

Maintenant, nos ingénieurs avaient une nouvelle tâche majeure : trouver un métal qu'ils pourraient utiliser pour l'électrode de grille qui se combinerait bien avec le nouveau diélectrique à k élevé. Comme les caractéristiques électriques des grilles des transistors NMOS et PMOS sont différentes, ils n'avaient pas besoin d'un métal mais de deux, un pour NMOS et un pour PMOS.

Tout comme les transistors MOS standard utilisent des grilles en polysilicium de type n et de type p pour les transistors NMOS et PMOS, les transistors à k élevé auraient besoin de matériaux d'électrode de grille métallique avec une propriété clé similaire à celle du polysilicium. Cette propriété clé est connue sous le nom de fonction de travail. Dans ce contexte, la fonction de travail fait référence à l'énergie d'un électron dans l'électrode de grille par rapport à celle d'un électron dans le canal de silicium légèrement dopé. La différence d'énergie crée un champ électrique qui peut moduler la quantité de tension nécessaire pour commencer à allumer le transistor, la tension de seuil. À moins que la fonction de travail de la grille ne soit bien choisie, la tension de seuil sera trop élevée et le transistor ne s'allumera pas assez facilement.

Nous avons analysé, modélisé et expérimenté de nombreux types de métaux, certains avec des fonctions de travail qui correspondaient plus étroitement au silicium hautement dopé que d'autres. Mais par eux-mêmes, aucun n'avait exactement la fonction de travail du silicium dopé, nous avons donc dû apprendre à modifier la fonction de travail des métaux en fonction de nos besoins. Finalement, le groupe de recherche a identifié les métaux NMOS et PMOS en construisant d'abord des condensateurs à partir d'eux, puis des transistors. Nous ne pouvons pas divulguer la composition exacte de nos couches métalliques, car après tout, l'industrie des circuits intégrés est très compétitive !

Nous avons construit nos premiers transistors NMOS et PMOS high-k et à grille métallique à la mi-2003 dans l'usine de développement d'Intel à Hillsboro, Oregon. Nous avons commencé par utiliser la technologie 130 nm d'Intel, qui avait environ trois ans à l'époque et était utilisée dans la production à grand volume. Les transistors, avec un oxyde à base d'hafnium et des électrodes de grille métalliques, avaient tout ce dont nous avions besoin : ils s'allumaient à la bonne tension, laissaient passer peu de courant à travers l'oxyde de grille et faisaient passer une grande quantité de courant à travers le canal pour une tension donnée. Et ce courant s'est déplacé rapidement. En fait, pour un courant à l'état bloqué donné, ces premiers transistors conduisaient plus de courant que n'importe quel transistor signalé à l'époque.

Bien sûr, nous n'étions pas seuls. Et il y avait encore beaucoup d'inconnues. En 2003, les chercheurs des laboratoires universitaires et d'autres entreprises de semi-conducteurs du monde entier s'étaient concentrés sur les matériaux à base d'hafnium comme diélectrique de grille. Une variété d'entre eux ont fait l'objet d'études sérieuses : les oxydes d'hafnium, les silicates d'hafnium et les oxydes d'hafnium contenant de l'azote. La méthode de formation du film à k élevé était également incertaine, différents groupes essayant la pulvérisation cathodique, le dépôt chimique en phase vapeur et le dépôt de couche atomique, sur lesquels nous avons finalement opté. Mais les plus grandes inconnues à l'époque étaient les matériaux de grille métallique à utiliser et la manière de les intégrer dans le processus de fabrication des transistors.

La méthode de fabrication normale est connue sous le nom de "gate first". Comme son nom l'indique, le diélectrique de grille et les électrodes de grille sont construits en premier. Ensuite, les dopants pour la source et le drain sont implantés dans le silicium de part et d'autre de la grille. Enfin, le silicium est recuit pour réparer les dommages causés par le processus d'implantation. Cette procédure nécessite que le matériau de l'électrode de grille soit capable de résister aux températures élevées utilisées dans l'étape de recuit, ce qui n'est pas un problème pour le silicium polycristallin mais potentiellement un gros problème pour certains métaux.

Pour faire court, la recherche de matériaux d'électrode de grille avec à la fois la bonne fonction de travail et la bonne tolérance au traitement à haute température était très difficile et pleine d'impasses. Surtout pour le transistor PMOS.

Une autre séquence de processus de transistor, appelée "porte en dernier", contourne l'exigence de recuit thermique en déposant les matériaux d'électrode de grille après la formation de la source et du drain. Cependant, bon nombre de nos pairs considéraient le processus de porte-dernière, que nous avons finalement adopté, comme trop éloigné et trop difficile.

Entre-temps, une troisième approche remarquable par sa simplicité a émergé. Appelées portes entièrement siliciurées, elles vous permettent de suivre le processus normal de porte d'abord, mais vous permettent ensuite de transformer la porte en polysilicium en une porte en métal-siliciure, remplaçant essentiellement tous les autres atomes de silicium par du métal (généralement du nickel). Ensuite, en dopant le siliciure de nickel, vous pouvez modifier sa fonction de travail pour une utilisation dans un dispositif NMOS ou PMOS. À la fin de 2006, cependant, presque tout le monde, y compris nous, avait abandonné l'approche des portes entièrement siliciurées. Personne ne pouvait déplacer la fonction de travail du siliciure assez près de l'endroit où elle devait être.

Néanmoins, la recherche se poursuit chez d'autres grands fabricants de puces pour trouver les matériaux avec la bonne fonction de travail qui pourraient survivre à des températures élevées et permettre le flux de processus standard de l'industrie.

Avoir construit des transistors qui fonctionnent bien en utilisant l'ancienne technologie, dans la seconde moitié de 2003, il était temps de passer de la recherche au développement de transistors à diélectrique et à grille métallique à k élevé, comme nous les appelions. Les ingénieurs ont commencé à travailler pour déterminer si ces premiers transistors pouvaient être adaptés aux dimensions à venir de 45 nm tout en répondant aux exigences rigoureuses de performance, de fiabilité et de fabrication d'une technologie de microprocesseur avancée.

Ce n'était pas facile. Les ingénieurs du groupe de recherche avaient fourni une avance critique dans l'identification de matériaux prometteurs à haute k et à grille métallique, mais les transistors NMOS et PMOS n'avaient pas encore été combinés sur une plaquette car ils le seraient dans un microprocesseur, en utilisant un processus de fabrication qui pourrait faire les deux. De plus, il restait des questions difficiles à résoudre sur le nombre de bonnes puces auxquelles nous pouvions nous attendre pour chaque mauvaise (rendement) et la fiabilité de ces puces.

Au cours des mois qui ont suivi, l'équipe a résolu un problème après l'autre en modifiant les matériaux, les recettes chimiques et les processus de fabrication. Ce n'est qu'à la fin de 2004 que l'équipe a estimé qu'elle disposait de suffisamment de données convaincantes pour que les nouveaux transistors puissent fonctionner sur notre technologie 45 nm. À ce moment-là, il n'y avait pas de retour en arrière. Intel s'est maintenant engagé à créer une structure de transistor à grille métallique et diélectrique à k élevé en utilisant le flux de processus de dernière grille. C'était un appel audacieux. Notre équipe savait qu'elle engageait toute la prochaine génération de microprocesseurs d'Intel dans le plus grand changement dans la technologie des transistors en 40 ans.

La prochaine étape clé consistait à démontrer le fonctionnement des puces de test en utilisant les dimensions finales à l'échelle combinées aux nouvelles fonctionnalités du transistor. La puce traditionnelle sur laquelle tester une nouvelle technologie est la mémoire vive statique, ou SRAM, qui est le type de mémoire colocalisée sur la même puce avec le microprocesseur. En règle générale, les fabricants de microprocesseurs ont des conceptions pour SRAM qui ont un an ou plus d'avance sur leurs conceptions de processeurs. La SRAM est un réseau très régulier de cellules de mémoire, dont chacune se compose de six transistors densément emballés et interconnectés. En raison de leur densité et de leur régularité, les puces SRAM fournissent de bonnes données sur le nombre de défauts produits par un processus de fabrication.

Nos premières puces SRAM de test entièrement fonctionnelles avec les nouveaux transistors sont sorties de la ligne en janvier 2006. Elles étaient d'une conception de 153 mégabits composées de plus d'un milliard de transistors. Chaque cellule de mémoire à six transistors de la puce occupait un peu plus d'un tiers d'un micromètre carré. Cette puce de test avait toutes les fonctionnalités nécessaires pour construire un microprocesseur de 45 nm, y compris les transistors à grille métallique high-k plus et neuf couches d'interconnexions en cuivre. Considérant à quel point le transistor et le processus de fabrication étaient nouveaux et radicalement différents, certains ingénieurs du groupe de développement ont même été surpris que tout fonctionne si bien ensemble. Malgré tout, l'équipe de développement avait encore du pain sur la planche pour amener les performances, la fiabilité et le rendement du procédé au niveau nécessaire à la fabrication de microprocesseurs.

La nouvelle pile de grille a fait des merveilles pour lutter contre les fuites à travers la grille, la réduisant de plus d'un facteur 10. Mais l'oxyde de grille n'est pas la seule source de fuites de transistors dont les fabricants de puces doivent s'inquiéter. L'autre fuite importante est appelée fuite source-drain ou fuite sous le seuil. C'est un filet de courant vu même lorsque le transistor est destiné à être à l'état "off". Rendre les transistors plus petits a également signifié abaisser régulièrement la quantité de tension nécessaire pour les allumer, la tension de seuil. Malheureusement, l'abaissement constant de la tension de seuil laisse passer plus de courant. Pendant de nombreuses années, chaque nouvelle génération de transistors augmenterait le courant de commande (et améliorerait les performances) d'environ 30 %, mais paierait le prix d'une multiplication par trois environ des fuites sous le seuil. Les courants de fuite ont atteint des niveaux suffisamment élevés pour représenter une partie notable de la consommation électrique totale du microprocesseur.

L'industrie est maintenant dans une ère où l'efficacité énergétique et les faibles fuites sont plus importantes que les augmentations de vitesse brute. Mais un transistor peut être conçu pour fonctionner pour favoriser l'une ou l'autre priorité en ajustant la longueur du canal ou en ajustant la tension de seuil. Un canal plus court fuit davantage mais permet un courant de commande plus élevé. Une tension de seuil plus élevée pince la fuite mais limite également le courant d'entraînement. Le réglage de la tension de seuil est l'endroit où le diélectrique à k élevé entre en jeu. Un diélectrique plus épais réduit la capacité de la grille à ouvrir un canal conducteur entre la source et le drain, augmentant la tension de seuil. Une couche diélectrique plus mince a l'effet inverse. Par rapport aux transistors 65 nm précédents, les transistors à grille métallique high-k plus 45 nm fournissent soit une augmentation de 25 % du courant d'attaque au même seuil de fuite, soit une réduction de plus de cinq fois des fuites au même courant d'attaque, ou n'importe où entre ces valeurs. Nous pouvons faire le choix produit par produit, ou différents circuits sur la même puce de microprocesseur peuvent utiliser différents transistors pour optimiser les performances ou la puissance.

En janvier 2007, Intel a fabriqué les premiers microprocesseurs 45 nm fonctionnels en utilisant ces transistors révolutionnaires à grille métallique high-k plus. L'un était le microprocesseur à double cœur Penryn, qui compte 410 millions de transistors. Différentes versions de Penryn seront optimisées pour les applications mobiles, de bureau, de poste de travail et de serveur. La version quad-core de ce produit aura 820 millions de transistors. Penryn a été suivi quelques mois plus tard par Silverthorne, un microprocesseur monocœur de 47 millions de transistors conçu pour les applications à faible consommation, notamment les appareils Internet mobiles et les PC ultramobiles. Il y a plus de 15 nouvelles puces en cours de développement chez Intel utilisant notre nouvelle technologie. La production de Penryn et Silverthorne débutera plus tard cette année dans les usines d'Intel en Oregon et en Arizona. L'année prochaine, nous lancerons le processus dans deux autres usines de fabrication à grand volume, au Nouveau-Mexique et en Israël.

L'invention des transistors à grille métallique high-k plus a été une percée importante. Bien que nous aurions pu continuer à rétrécir les transistors pour les adapter aux dimensions nécessaires à la génération 45 nm sans cette percée, ces transistors n'auraient pas fonctionné beaucoup mieux que leurs prédécesseurs, et ils auraient certainement dépensé plus de watts. Nous sommes convaincus que ce nouveau transistor peut être mis à l'échelle davantage, et le développement est déjà bien avancé sur nos transistors 32 nm de nouvelle génération utilisant une version améliorée de la technologie de grille métallique high-k plus. La question de savoir si ce type de structure de transistor continuera à s'adapter aux deux prochaines générations - 22 nm et 16 nm - est une question pour l'avenir. Aurons-nous encore besoin de nouveaux matériaux et de nouvelles structures ?

Personne ne sait avec certitude. Mais c'est ce qui rend la recherche et le développement de circuits intégrés si passionnants.

MARK T. BOHR, membre IEEE, est directeur de l'architecture et de l'intégration des processus chez Intel. ROBERT S. CHAU, membre de l'IEEE, est le directeur de la recherche sur les transistors et la nanotechnologie. TAHIR GHANI, membre de l'IEEE, est le directeur de la technologie et de l'intégration des transistors. KAIZAD MISTRY, membre senior de l'IEEE, gère le développement de la technologie CMOS 45 nanomètres d'Intel au sein du groupe de développement logique et technologique.

Robert S. Chau et ses collègues ont expliqué en détail le problème qui a conduit à l'utilisation d'une grille métallique dans "High-k/Metal-Gate Stack and Its MOSFET Features", IEEE Electron Device Letters, juin 2004.

Intel et d'autres présenteront les dernières recherches sur les transistors diélectriques et à grille métallique à k élevé lors de la réunion internationale 2007 de l'IEEE sur les dispositifs électroniques, à Washington, DC, du 10 au 12 décembre.